

4H-SiC 贯穿型位错及其密度分布的表征方法优化

章宇¹, 陈诺夫^{1,2,*}, 张芳¹, 余雯静³, 胡文瑞^{2,4}, 陈吉堃⁵

(1. 华北电力大学 新能源学院, 北京 102206;

2. 胡文瑞院士工作站 云南临沧鑫圆锗业股份有限公司, 云南 临沧 677011;

3. 北京工商大学 轻工科学技术学院, 北京 100048;

4. 中国科学院 力学研究所, 北京 100190;

5. 北京科技大学 材料科学与工程学院, 北京 100083)

摘要: 目前用来揭示 SiC 的贯穿型位错缺陷的表征方法主要是湿法碱腐蚀, 但现阶段利用 KOH 腐蚀 4H-SiC 晶片的腐蚀参数各不相同, 腐蚀结果也有待优化。研究了熔融 KOH 对 4H-SiC 晶片的腐蚀形貌, 利用金相显微镜和扫描电子显微镜 (SEM) 观测腐蚀晶片, 发现 4H-SiC 晶片在 500 °C 熔融 KOH 中腐蚀 20 min 效果为最优。在此基础上研究分析了半绝缘 4H-SiC 晶片的贯穿型位错的密度和分布。结果表明, 半绝缘型 SiC 晶片中贯穿型位错密度的分布具有一定的规律性, 呈现出从晶片中心区域向晶片边缘处增长的特性, 而这可能源于在物理气相传输法下 SiC 单晶生长不同区域产生的热应力不同。

关键词: SiC; 湿法腐蚀; 贯穿型位错; 位错密度; 位错缺陷分布

中图分类号: TN304.24; TN307 **文献标识码:** A **文章编号:** 1003-353X (2023) 11-0977-08

Optimization of Characterization Methods for 4H-SiC Threading Dislocation and Its Density Distribution

Zhang Yu¹, Chen Nuofu^{1,2,*}, Zhang Fang¹, Yu Wenjing³, Hu Wenrui^{2,4}, Chen Jikun⁵

(1. School of New Energy, North China Electric Power University, Beijing 102206, China;

2. Yunnan Lincang Xinyuan Germanium Industry Co., Ltd., Academician Hu Wenrui Workstation, Lincang 677011, China;

3. School of Light Industry, Beijing Technology and Business University, Beijing 100048, China;

4. Institute of Mechanics, Chinese Academy of Sciences, Beijing 100190, China;

5. School of Materials Science and Engineering, University of Science and Technology Beijing, Beijing 100083, China)

Abstract: Currently, the characterization method used to reveal the threading dislocation defects of SiC is mainly wet alkali etching. But the etching parameters of 4H-SiC wafers etched with potassium hydroxide (KOH) are different at this stage, and the etching results need to be optimized. The etching morphology of 4H-SiC wafers by molten KOH was investigated, and metallographic microscope and scanning electron microscope (SEM) were used to observe the etched wafers. It is found that the best etching effect for 4H-SiC wafer is at 500 °C in molten KOH for 20 min. On this basis, the density and distribution of threading dislocations in semi-insulated 4H-SiC wafers were explored and analyzed. The results indicate that the density distribution of threading dislocations in semi-insulated SiC wafers has certain regularity, showing the characteristics of increase from the central region to the edge of the wafer. This can be attributed to the different thermal stresses generated in different regions of SiC single crystal growth by physical vapor transport method.

基金项目: 国家自然科学基金资助项目 (52073090); 国家重点研发计划项目 (2021YFA0718901)

Keywords: SiC; wet etching; threading dislocation; dislocation density; dislocation defect distribution
EEACC: 2520

0 引言

由于卓越的光电性能, SiC 在半导体器件领域正得到越来越广泛的应用^[1]。4H-SiC 具有大禁带宽度 (3.26 eV) 和高电子迁移率, 在大功率和高频电子器件领域, 其应用更广泛也更受欢迎^[2]。制备 4H-SiC 单晶的主流方法是物理气相传输 (PVT) 法^[3-4], 晶片中存在的缺陷如微管 (MP)、螺位错 (TSD)、刃位错 (TED)、基面位错 (BPD) 等, 尤其是贯穿型位错 (TD) 的存在会对电子器件的性能产生严重影响, 因此揭示缺陷和表征缺陷的分布和密度就显得尤为重要^[5]。

湿法碱腐蚀作为揭示 SiC 缺陷最常用的方法, 其原理是各向异性腐蚀, 缺陷区域由于应力大会率先反应产生腐蚀坑, 在相同腐蚀环境下, 同一晶型和规格的 SiC 晶片内蚀坑的大小源于不同位错的应变能, 本质则是位错的 Burgers 矢量大小不同^[6-7]。关于湿法腐蚀 SiC, S. A. Sakwe 等人^[8]研究发现用 KOH 在 530 °C/500 °C 下分别腐蚀 n 型和 p 型 SiC 5 min 左右时, 能获得理想的腐蚀结果; T. Sato 等人^[9]发现采用 KOH 低温 (400 °C) 腐蚀配合使用扫描透射电子显微镜, 可达到有效区分位错的效果; X. F. Liu 等人^[10]则对 4H-SiC 外延片采用 KOH 在 500 °C 下重复腐蚀 1~5 min 来获得理想的腐蚀坑; L. Dong 等人^[11]使用熔融 KOH 分别对 p⁺、n⁺型和半绝缘 4H-SiC 衬底腐蚀 3~5 min 以便计算位错密度和评估腐蚀效果。研究人员对 SiC 湿法腐蚀工艺进行了各种探究, 但相互之间实验环境与参数差异较大, 没有得到相对最优的腐蚀参数。另外, 目前大多数研究都集中在改良整体缺陷密度或者各类位错间的相互转化^[12], 而对于贯穿型位错缺陷分布的探究则较少。B. Gao 等人^[13]利用三维建模对 4H-SiC 单晶中的 BPD 密度分布进行了探究, 之后 K. Kakimoto 等人^[14]研究了 4H-SiC 生长方向倾角的改变对其整体位错密度分布的影响, 但针对 TD 的密度分布研究则有待推进。

本文利用 KOH 腐蚀 SiC 以获得 4H 晶型下的最佳腐蚀参数, 通过对比腐蚀效果和缺陷密度来进行优化; 此外, 还探究了半绝缘型 SiC 晶片的位错分布, 研究贯穿型位错密度的分布规律, 试图在提高

腐蚀效率、改善位错密度分布与单晶生长质量方面获得积极的影响。

1 实验

1.1 实验样品和制备方法

腐蚀优化实验采用的 SiC 晶片为 SICC 公司的 PVT 法生长的 4 英寸 (1 英寸 \approx 2.54 cm) R 级 n 型和 P 级本征半绝缘型 4H-SiC, 其生长离轴偏角为 4°。采用上海力辰邦西公司的 DB-1WJ 型远红外微晶加热板对晶片和腐蚀剂加热, 加热区间为 100~600 °C。腐蚀剂采用上海阿拉丁公司生产的高纯氢氧化钾 (ACS, 纯度 >95%)。实验装置示意图如图 1 所示。经实际评估, 实验采取称量 30 g KOH 固体置于镍坩锅中, 并对坩锅和 KOH 在 450~550 °C 下预热 30~50 min。将 4 英寸 4H-SiC 晶片采用平均切分法分为数十个大小为 1 cm \times 1 cm 的小晶片, 并做好标记。再将小晶片放入预热好的坩锅中, 确保熔融碱全部淹没目标腐蚀小晶片, 并根据实验需要确定腐蚀时间 (10~30 min)。腐蚀完成后将小晶片从坩锅中取出, 放入超纯水中清洗来去除表面残余杂质, 然后在空气中干燥。




图 1 实验装置和试剂示意图

Fig. 1 Schematic diagram of experimental setup and reagent

1.2 样品观测表征和缺陷密度计算

利用 DSX-500 金相显微镜 (日本 OLYMPUS 公司) 观测腐蚀后的 SiC 小晶片。对于六方构型 SiC 来说, 观察腐蚀片的 Si 面。对观测到的 SiC 的缺陷 (MP、TD、平面位错等) 腐蚀坑进行分类和计算, 得出实际的位错密度。

对被腐蚀小晶片的单位面积 TD 密度进行统计分析, 计算其平均位错密度时主要考虑以下四点。首先, 由于大型微管数量在量产的晶片内已经大大降低, 因此需要着重考虑包括 TSD、TED 在内的 TD。第二, 这些位错的形状大多数以六方腐蚀坑

为主,近六方和近圆形腐蚀坑为辅,还有少量长条形和椭圆形腐蚀坑,这些腐蚀坑尺寸大致都在 $500\text{ nm} \sim 20\text{ }\mu\text{m}$,在显微镜下观察和统计时应进行辨别,以便对不同类型的 TD 进行统计。第三是用金相显微镜对小晶片观测的方法。采用改进型米字形观测法对每个腐蚀小方片的四周进行观测,然后再对其方形内部区域沿方形小晶片的四条对称轴逐个视场进行连续观测。DSX-500 型金相显微镜的最小放大倍数的视场大小为 $0.4\text{ mm} \times 0.4\text{ mm}$,而本文选择的应用于位错统计的实际视场大小为 $0.134\text{ mm} \times 0.134\text{ mm}$,这样对小晶片的观测较为全面、精确。最后则是取点统计平均位错密度。采用平均取点法对小晶片的位错密度进行统计和评估,如图 2 所示,对每个小晶片平均选取 25 个点作为视场进行统计评估,考虑到实际视场大小对取点选择的影响,每两相邻点的间距 $L \approx 0.23\text{ cm}$,图 2 中黑点位置为取点位置。这可以准确地计算出各小晶片的平均位错密度,以便对 4 英寸 4H-SiC 晶片的贯穿型位错密度分布进行分析。贯穿型位错密度的计算公式为^[15]

$$\bar{N}_d = \frac{1}{nS} \sum_{i=1}^n N_i \quad (1)$$

式中: \bar{N}_d 为小晶片平均贯穿型位错密度 (cm^{-2}); n 为每小晶片的取点个数, $n = 25$; S 为视场面积 (cm^2); N_i 为第 i 个点的位错数目。




图 2 SiC 小晶片取点法示意图

Fig. 2 Schematic diagram of point-taking method for SiC small wafer

利用 SEM 对腐蚀晶片的位错分布和腐蚀坑的具体形态如腐蚀坑底部的空洞、腐蚀坑的重叠、混合型位错 (TMD) 等现象进行表征与分析。

2 结果与讨论

2.1 对 n-SiC 晶片腐蚀的优化

2.1.1 晶片腐蚀温度的优化

首先对理想腐蚀温度进行探究,根据引言部分

所述大致可以得到适合 KOH 腐蚀 SiC 晶片的温度区间为 $440 \sim 580\text{ }^\circ\text{C}$ 。于是设置腐蚀温度为 $450 \sim 550\text{ }^\circ\text{C}$,每隔 $10\text{ }^\circ\text{C}$ 一个区间,腐蚀时间统一标定为 20 min ,对 n-SiC 小晶片进行腐蚀温度优化实验。实验结束后对腐蚀效果进行观测和评估,图 3 为 450 、 500 、 $550\text{ }^\circ\text{C}$ 下 n-SiC 晶片的腐蚀效果对比图,图 4 为部分腐蚀效果良好的晶片腐蚀图。




图 3 450、500、550 $^\circ\text{C}$ 下 n-SiC 晶片的腐蚀图像
Fig. 3 Etching images of n-SiC wafer at 450, 500, 550 $^\circ\text{C}$




图 4 480、490、500、510 $^\circ\text{C}$ 下 n-SiC 晶片的腐蚀图像
Fig. 4 Etching images of n-SiC wafer at 480, 490, 500, 510 $^\circ\text{C}$

值得注意的是, 对于利用腐蚀坑来判断缺陷位错类型, 一般认为较大尺寸的六方腐蚀坑代表 MP, 中等尺寸六方腐蚀坑代表 TSD, 较小尺寸六方腐蚀坑为 TED, 而基平面位错一般为椭圆形^[16]。根据张红岩等人^[17]的研究, 在良好腐蚀条件下, TSD 与 TED 的腐蚀坑的直径比为 1.6~2。微管这个对器件危害性最大的缺陷的形成原因有很多种, 包括从籽晶中继承, 宏观产生的夹杂物如硅滴、碳包裹体, 还有近年来研究的第二相形核^[18]以及多型体的存在, 而生成机理主要是依据 Frank 空核位错模型^[19]。Frank 理论认为 SiC 中的 MP 是具有较大 Burgers 矢量 (通常为晶格常数 c 的数倍) 的超级螺位错, 微管的半径 r 与 Burgers 矢量之间的关系可由 Frank 公式表示为^[20]

$$r = \frac{\mu b^2}{8\pi^2 \gamma} \quad (2)$$

式中: μ 为 SiC 的剪切模量, $\mu = 1.9 \times 10^{11} \text{ J/m}^3$; b 为 Burgers 矢量 (b 值的大小大于 $3c$, 通常为 $5c \sim 14c$); γ 为 SiC 的表面自由能 (J/m^2)。利用式 (2) 计算并结合实际观测可得出, 大部分 SiC 微管的实际直径为 $3 \sim 10 \mu\text{m}$ 。

从图 3 的腐蚀效果对比情况以及图 4 中具有良好腐蚀效果的图像并结合腐蚀实际观测判断得出: 对于 n-SiC, 在温度低于 $480 \text{ }^\circ\text{C}$ 时, 腐蚀效果不理想, 腐蚀坑很少出现、不够明显; 而当温度高于 $500 \text{ }^\circ\text{C}$ 时, 腐蚀坑呈现出大量粘连、交错重叠状态, 对腐蚀坑大小、位错类型无法准确判定, 影响观察腐蚀效果, 因而对缺陷分类、缺陷密度统计不是很有利; 腐蚀温度在 $480 \sim 500 \text{ }^\circ\text{C}$ 时, 从图 4 (a) ~ (c) 中可以看出不同大小的腐蚀坑在此时代代表了不同类型的缺陷, MP、TSD、TED 等均能辨别, 而图 4 (b)、(c) 相比于图 4 (a), 能够在相同视场下观察到更为清晰的六方腐蚀坑。考虑到可能存在的温度误差, 因此认为在 $490 \sim 500 \text{ }^\circ\text{C}$ 时腐蚀效果最佳。

2.1.2 晶片腐蚀时间的优化

湿法腐蚀 SiC 的腐蚀时间同样重要。若时间过短, 则处于欠腐蚀乃至未腐蚀状态; 若腐蚀时间太长, 既会增加不必要的腐蚀成本, 又会变成过腐蚀状态, 腐蚀坑可能会相互重叠乃至过度增大, 影响观测和评估效果。所以, 合适的腐蚀时间对腐蚀效果也很关键。根据苗瑞霞^[21]进行的相关实验和上

文分析并结合实际情况, 选择 500 、 480 和 $520 \text{ }^\circ\text{C}$ 作为三个基准温度并设置 10 、 20 、 30 min 的腐蚀时间对 n-SiC 小晶片进行腐蚀时间优化实验。

第一组实验的基准温度为 $500 \text{ }^\circ\text{C}$ 。经实验发现, 此温度下 10 min 和 30 min 时的腐蚀效果不甚理想, 因此调整实际腐蚀时间为 15 、 20 和 25 min 。产生较理想腐蚀效果的小晶片如图 5 所示。从图 5 和其他观测到的腐蚀坑可知, 在腐蚀 $10 \sim 15 \text{ min}$ 时, 小晶片表面处于欠腐蚀状态, 各类位错缺陷不易被观测到; 在腐蚀接近 20 min 时, 腐蚀坑形状明显显露, 这时小晶片表面接近较好的腐蚀状态; 但是在腐蚀超过 25 min 后, 部分腐蚀坑依旧清晰, 但较多腐蚀坑开始重叠, 无法准确区分位错缺陷的类型, 此时小晶片表面转变成过腐蚀状态; 而在腐蚀 20 min 左右时, 腐蚀坑形状规则, 比较清晰明显, 呈能够辨别 MP、TD 的六方、近六方形, 如图 5 (b) 所示。因此推测在此腐蚀时间下晶片处于较为理想的腐蚀状态。




图 5 $500 \text{ }^\circ\text{C}$ 下不同腐蚀时间时 n-SiC 晶片的腐蚀图像
Fig. 5 Etching images of n-SiC wafer at $500 \text{ }^\circ\text{C}$ for different etching time

依据上述实验结果, 将第二组 $480 \text{ }^\circ\text{C}$ 时的腐蚀对照实验的时间同样调整为 15 、 20 、 25 min , 相应腐蚀结果如图 6 所示。从图 6 (a) 中可看出, 当腐蚀时间不足时, 腐蚀坑较小、较少, 晶片表面处于欠腐蚀状态, 腐蚀效果不理想; 而在图 6 (b)、(c) 中, 即腐蚀 $20 \sim 25 \text{ min}$ 时, 能观测到较为清

晰明显的形状规则、能够区分的六方腐蚀坑, 这是由于腐蚀温度的降低使腐蚀时间的合适区间可能比理想温度下略微延长, 因此在此条件下的腐蚀效果也能接近理想效果。




图 6 480 °C 下不同腐蚀时间时 n-SiC 晶片的腐蚀图像
Fig. 6 Etching images of n-SiC wafer at 480 °C for different etching time

而在第三组实验中, 由于较高的腐蚀温度 (520 °C) 导致腐蚀实验成本的升高, 若增加和保持预设时间 (≥ 20 min), 则对于优化腐蚀参数, 提升腐蚀效率意义不大, 因此只在 520 °C 下对晶片腐蚀 15 min。但实际腐蚀效果不甚理想且对实际应用意义较小, 这反映出温度对腐蚀效果具有显著影响。

通过在不同腐蚀温度下对 n-SiC 小晶片进行的三组腐蚀时间优化实验, 认为腐蚀时间在 20 min 左右, 湿法腐蚀 n 型 4H-SiC 晶片更能达到理想的腐蚀效果。

2.1.3 晶片腐蚀综合优化

如将较为理想的腐蚀温度和时间相结合, 对优化腐蚀参数的结果具有决定性意义。因此综合前文结果在 500 °C、20 min 下对 n-SiC 小晶片进行腐蚀实验。腐蚀结果如图 7 所示, 可以看出采用综合优化方案腐蚀的小晶片能够得到清晰明显的规则六边形腐蚀坑。一般认为直径超过 3 μm 的大型腐蚀坑是 MP 缺陷; 直径为 1~2 μm 的中型六方腐蚀坑被认为是 TSD 缺陷; 而直径小于 1 μm 的小形近六方

腐蚀坑则可看作 TED 缺陷。可通过 SEM、X 射线衍射形貌术 (XRT) 和金相显微镜相结合来综合观测这些腐蚀坑较精细的形貌、内部结构与底部结构。




图 7 500 °C、20 min 下 n-SiC 晶片不同位置的腐蚀图像
Fig. 7 Etching images of different locations of n-SiC wafer at 500 °C for 20 min

对采用综合优化方案的 n 型 4H-SiC 贯穿型位错的 SEM 观察结果如图 8 所示。从图 8 中可以看到, 在 20 000 倍放大的视场下, 典型的六边形腐蚀坑非常清晰且富有辨识度。图 8 (a) 中, 两个不同类型的位错缺陷相重叠, 且缺陷都沿着六条棱边延伸到底部区域, 左侧缺陷底部存在明显的大空心黑洞, 为 MP; 而右侧缺陷延伸到底部区域时则为很小的黑孔, 应为 TSD。图 8 (b) 中的位错则为无空洞、有底的浅蚀坑, 为 TED。因此通过 SEM 观测贯穿型位错缺陷可以有效对其进行区分并验证优化腐蚀条件后的理想效果。




图 8 综合优化 n-SiC 晶片 TD 腐蚀坑的 SEM 图像
Fig. 8 SEM images of TD etching pits in n-SiC wafers under comprehensive optimization

2.2 对半绝缘型 SiC 晶片腐蚀及位错密度分布的研究

根据对 n 型 4H-SiC 所得到的优化结果, 将此

结果应用于 i-SiC 上, 对 i-SiC 的贯穿型位错缺陷进行表征并对贯穿型位错密度分布进行统计。

首先对 i-SiC 切分的小晶片在 500 °C、20 min 下进行腐蚀并观测来验证综合优化方案是否对半绝缘型晶片有效且良好腐蚀, 结果如图 9 所示。值得注意的是, 由于两种晶片的产品级别不同, 因此晶片腐蚀形貌可能因表面粗糙度的不同产生很大差异。由图 9 所示的腐蚀结果可以看出, 采用优化参数后的腐蚀实验也能很好地针对 i-SiC 晶片进行优化腐蚀且能够得到规则六边形、直径 1~3 μm、部分位错芯清晰可见的贯穿型位错蚀坑; 从图 9 中还可以辨别 TMD、TSD、TED 及 BPD。因此, 可以采用优化腐蚀方案研究位错密度与分布。




图 9 采用优化后的腐蚀参数对 i-SiC 晶片的腐蚀图像
Fig. 9 Etching images of i-SiC wafer under optimized etching parameters

对 i-SiC 晶片进行规则切片。分别沿晶片中两个相互垂直的径向 (径向 1、径向 2), 得到两组大小相等的方形小晶片, 切片示意图如图 10 所示。其中沿径向 1 切分的相邻小晶片的距离为 0.5 cm, 而沿径向 2 切分的相邻小晶片的距离为 0.3 cm。然后分别对两组所有小晶片进行腐蚀实验, 温度均为 500 °C, 时间 20 min。沿径向 1 这组小晶片的腐蚀结果如图 11 所示。




图 10 i-SiC 晶片切分示意图
Fig. 10 Schematic diagram of i-SiC wafer slicing






图 11 i-SiC 晶片沿径向 1 在不同位置的腐蚀图像
Fig. 11 Etching images of i-SiC wafers at different locations along radial direction 1

由图 11 的腐蚀结果可以看出腐蚀效果理想, 能够清晰地展现出贯穿型位错 (如 TMD、TSD 等)、BPD 和位错阵列等。根据式 (1) 和图 2, 对每一 i-SiC 小晶片采用平均取点法取 25 个实际观测视场 (0.134 mm×0.134 mm), 对 i-SiC 晶片的贯穿型位错 (TMD、TSD、TED) 的密度沿径向 1 和径向 2 两个方向分别进行计算和统计。根据图 10, 沿径向 1 方向从左至右为正, 沿径向 2 方向从下至上为正, i-SiC 晶片的贯穿型位错密度结果如图 12 所示。从图 12 可以看出, 无论是径向 1 还是径向 2, 贯穿型位错密度都是在 i-SiC 晶片的中心区域较低, 而从中心向外延伸至四周的外部区域, 密度逐渐增大, 至晶片外部接近边缘的区域, 密度达到最大, 并伴随有波动。这一规律可能归因于 PVT 法生长 SiC 单晶过程中, 生长晶体中心部分远离感应线圈和坩埚壁, 导致生长温度低于周围区域, 产生的应力较小, 容易形成质量较高、缺陷较少的单晶; 而在晶体外部接近边缘的区域, 晶体由于靠近坩埚壁, 受热较多, 热应力大, 为了释生长过程中产生的过大的热应力, 会产生数量较多的位错缺陷。这就使得生长单晶中心区域位错密度低, 而中间环带区域向外的位错密度整体较高, 和

实验观测到的位错密度分布一致。而这种由于 PVT 法生长的晶体不同区域热应力不同, 其释放应力导致位错密度差异的现象有待进一步的研究与论证。



(a) 沿径向 1



(b) 沿径向 2

图 12 i-SiC 晶片沿不同径向的贯穿型位错密度统计
Fig. 12 Threading dislocations density statistics for i-SiC wafer along different radial directions

3 结论

本文采用湿法腐蚀实验与表征等方法对 4H-SiC 贯穿型位错及其密度分布进行了探究。首先对晶片进行熔融碱腐蚀, 利用实验得到的腐蚀坑和对位错缺陷进行全面观测和分类评估后发现, 对于 n 型 4H-SiC, 采用 KOH 作为腐蚀剂, 在腐蚀温度和腐蚀时间分别为 500 °C、20 min 的条件下, 腐蚀效果相对最佳。

其次对半绝缘型 4H-SiC 采用 500 °C、20 min 的腐蚀条件并验证此腐蚀参数对半绝缘型晶片贯穿型位错的表征同样有效, 再沿着晶片两条相互垂直的径向对贯穿型位错密度与分布进行了计算、统计, 发现其具有一定的规律性, 呈现出中心区域较小, 而四周直至边缘附近逐渐增大的特点, 而这可

能是由于 PVT 法生长单晶过程中不同区域热应力不同导致释放应力产生的位错缺陷数量不同。对于提高腐蚀的效率和改进晶体生长质量都有着一定程度的影响, 需要进一步实验分析。

以上两点对于 SiC 晶体腐蚀与缺陷表征都具有现实意义, 为提高腐蚀效率, 进一步研究位错缺陷密度与分布提供了参考。

参考文献:

- [1] 盛况, 任娜, 徐弘毅. 碳化硅功率器件技术综述与展望 [J]. 中国电机工程学报, 2020, 40 (6): 1741-1753.
- [2] YAKIMOVA R, JANZÉN E. Current status and advances in the growth of SiC [J]. Diamond & Related Materials, 2000, 9 (3/4/5/6): 432-438.
- [3] TAIROV Y M, TSVETKOV V F. General principles of growing large-size single crystals of various silicon carbide polytypes [J]. Journal of Crystal Growth, 1981, 52 (Part 1): 146-150.
- [4] 杨立文, 李翠, 蒋秉轩, 等. SiC 单晶生长的热场模拟及其在籽晶固定方面的应用 [J]. 稀有金属, 2013, 37 (1): 76-81.
- [5] HUANG Y H, WANG M C, LI J M, et al. Removal behavior of micropipe in 4H-SiC during micromachining [J]. Journal of Manufacturing Processes, 2021, 68 (Part A): 888-897.
- [6] ZHUANG D, EDGAR J H. Wet etching of GaN, AlN, and SiC: a review [J]. Materials Science & Engineering: R, 2004, 48 (1): 1-46.
- [7] CUI Y X, HU X B, XIE X J, et al. Threading dislocation classification for 4H-SiC substrates using the KOH etching method [J]. CrystEngComm, 2018, 20 (7): 978-982.
- [8] SAKWE S A, MÜLLER R, WELLMANN P J. Optimization of KOH etching parameters for quantitative defect recognition in n- and p-type doped SiC [J]. Journal of Crystal Growth, 2005, 289 (2): 520-526.
- [9] SATO T, SUZUKI Y, ITO H, et al. Dislocation analysis of 4H-SiC using KOH low temperature etching [J]. Materials Science Forum, 2014, 778/779/780: 358-361.
- [10] LIU X F, YAN G G, SANG L, et al. Defect appearance on 4H-SiC homoepitaxial layers via molten KOH etching [J]. Journal of Crystal Growth, 2020, 531 (C): 125359-1-125359-4.
- [11] DONG L, ZHENG L, LIU X F, et al. Defect revelation and evaluation of 4H silicon carbide by optimized molten KOH etching method [J]. Materials Science Forum, 2013, 740/741/742: 243-246.
- [12] LIU X B, ZHU C, HARADA S, et al. Application of C-face dislocation conversion to 2 inch SiC crystal growth

on an off-axis seed crystal [J]. CrystEngComm, 2019, 21 (47): 7260-7265.

[13] GAO B, KAKIMOTO K. Three-dimensional modeling of basal plane dislocations in 4H-SiC single crystals grown by the physical vapor transport method [J]. Crystal Growth & Design, 2014, 14 (3): 1272-1278.

[14] KAKIMOTO K, NAKANO S. Numerical analysis of dislocation density of SiC crystals tilted from [0001] toward $[\bar{1}210]$ and $[\bar{1}100]$ grown by physical vapor transport [J]. Crystal Research and Technology: Journal of Experimental and Industrial Crystallography, 2022, 57 (4): 2100219-1-2100219-6.

[15] 全国半导体设备和材料标准化技术委员会及材料分技术委员会. 碳化硅单晶片微管密度的测定 化学腐蚀法: GB/T 30868—2014 [S]. 北京: 中国标准出版社, 2014.

[16] 杨莺, 陈治明. 湿法腐蚀工艺研究碳化硅晶体缺陷表面形貌 [J]. 人工晶体学报, 2008, 37 (3): 634-638.

[17] 张红岩, 刘云青, 宁敏, 等. 湿法腐蚀研究 PVT 法生长的 SiC 单晶中的位错 [J]. 半导体技术, 2014, 39 (12): 926-929, 935.

[18] OHTANIN, KATSUNO M, TSUGE H, et al.

Dislocation processes during SiC bulk crystal growth [J]. Microelectronic Engineering, 2006, 83 (1): 142-145.

[19] PIROUZ P. On micropipes and nanopipes in SiC and GaN [J]. Philosophical Magazine: A, 1998, 78 (3): 727-736.

[20] HEINDL J, STRUNK P P, MULLER S G, et al. Dislocation content of micropipes in SiC [J]. Physical Review Letters, 1998, 80 (4): 740-741.

[21] 苗瑞霞. 腐蚀参数对 SiC 单晶材料位错腐蚀效果的影响 [J]. 科技创新导报, 2013 (25): 87-89.

(收稿日期: 2023-06-29)



作者简介:

章宇 (1997—), 男, 江苏泰州人, 硕士研究生, 研究方向为半导体碳化硅单晶生长和缺陷表征, 稀土镍酸盐材料等;

陈诺夫 (1959—), 男, 北京人, 博士, 教授, 博士生导师, 研究方向为半导体单晶生长, 稀磁半导体、微重力环境半导体、砷化镓材料等。

(上接第 976 页)

[11] ZHANG T, ALLARD B, BI J. The synergetic effects of high temperature gate bias and total ionization dose on 1.2 kV SiC devices [J]. Microelectronics Reliability, 2018, 88/90: 631-635.

[12] MATSUDA T, YOKOSEKI T, MITOMO S, et al. Change in characteristics of SiC MOSFETs by gamma-ray irradiation at high temperature [J]. Materials Science Forum, 2016, 858: 860-863.

[13] MARTINELLA C, STARK R, ZIEMANN T, et al. Current transport mechanism for heavy-ion degraded SiC MOSFETs [J]. IEEE Transactions on Nuclear Science, 2019, 66(7): 1702-1709.

[14] BOLDYRJEV-MAST R, THIELE S, SCHÖTTLER N, et al. Gate oxide reliability of 1.2 kV and 6.5 kV SiC MOSFETs under stair-shaped increase of positive and negative gate bias [C] // Proceedings of the 33rd International Symposium on Power Semiconductor Devices and ICs. Nagoya, Japan, 2021: 1-4.

[15] SCHEICK L, EDMONDS L, SELVA L, et al. Current leakage evolution in partially gate ruptured power MOSFETs [J]. IEEE Transactions on Nuclear Science, 2008, 55 (4): 2366-2375.

[16] WANG J, JIANG X. Review and analysis of SiC MOSFETs' ruggedness and reliability [J]. IET Power Electronics, 2020, 13 (3): 445-455.

[17] CHEN X M, LI X, SHI B B, et al. Deep understanding

of negative gate voltage restriction for SiC MOSFET under wide temperature range [J]. IEEE Transactions on Power Electronics, 2021, 36 (8): 8622-8627.

[18] OKOJIE R S, EVANS L J, LUKCO D, et al. A novel tungsten-nickel alloy ohmic contact to SiC at 900 °C [J]. IEEE Electron Device Letters, 2010, 31 (8): 791-793.

[19] ABI-TANNOUS T, SOUEIDAN M, FERRO G, et al. A study on the temperature of ohmic contact to p-type SiC based on Ti_3SiC_2 phase [J]. IEEE Transactions on Electron Devices, 2016, 63 (6): 2462-2468.

[20] HIGASHI S, MARUYAMA K, HANAFUSA H. Activation of impurity atoms in 4H-SiC wafer by atmospheric pressure thermal plasma jet irradiation [C] // Proceedings of the 16th International Workshop on Junction Technology. Shanghai, China, 2016: 68-71.

(收稿日期: 2023-05-14)



作者简介:

秦林生 (1998—), 男, 黑龙江牡丹江人, 硕士研究生, 主要研究方向为元器件空间环境适应性评价技术;

汪波 (1988—), 男, 江苏连云港人, 博士, 高级工程师, 主要从事宇航用元器件辐射损伤机理分析、可靠性研究、应用验证研究。